module npu_dummy#(
    parameter AXI_ID_WIDTH      = 4,
    parameter AXI_ADDR_WIDTH    = 32,
    parameter AXI_DATA_WIDTH    = 64,
    parameter AXI_USER_WIDTH    = 1
)(
    input                          clk  ,    // Clock
    input                          rst_n,    // Asynchronous reset active low
    // config bus
    output                         cfg_axi_arready  , 
    input                          cfg_axi_arvalid  , 
    input   [ AXI_ADDR_WIDTH-1:0]  cfg_axi_araddr   , 
    input   [2:0]                  cfg_axi_arprot   , 
    input   [ AXI_ID_WIDTH-1:0]    cfg_axi_arid     , 
    input   [ AXI_USER_WIDTH-1:0]  cfg_axi_aruser   , 
    input   [7:0]                  cfg_axi_arlen    , 
    input   [2:0]                  cfg_axi_arsize   , 
    input   [1:0]                  cfg_axi_arburst  , 
    input                          cfg_axi_arlock   , 
    input   [3:0]                  cfg_axi_arcache  , 
    input   [3:0]                  cfg_axi_arqos    , 
    input                          cfg_axi_rready   , 
    output                         cfg_axi_rvalid   , 
    output [1:0]                   cfg_axi_rresp    , 
    output [AXI_DATA_WIDTH-1:0]    cfg_axi_rdata    , 
    output                         cfg_axi_rlast    , 
    output [AXI_ID_WIDTH-1:0]      cfg_axi_rid      , 
    output [AXI_USER_WIDTH-1:0]    cfg_axi_ruser    , 
    output                         cfg_axi_awready  , 
    input                          cfg_axi_awvalid  , 
    input  [AXI_ADDR_WIDTH-1:0]    cfg_axi_awaddr   , 
    input  [2:0]                   cfg_axi_awprot   , 
    input  [AXI_ID_WIDTH-1:0]      cfg_axi_awid     , 
    input  [AXI_USER_WIDTH-1:0]    cfg_axi_awuser   , 
    input  [7:0]                   cfg_axi_awlen    , 
    input  [2:0]                   cfg_axi_awsize   , 
    input  [1:0]                   cfg_axi_awburst  , 
    input                          cfg_axi_awlock   , 
    input  [3:0]                   cfg_axi_awcache  , 
    input  [3:0]                   cfg_axi_awqos    , 
    output                         cfg_axi_wready   , 
    input                          cfg_axi_wvalid   , 
    input  [AXI_DATA_WIDTH-1:0]    cfg_axi_wdata    , 
    input  [AXI_DATA_WIDTH/8-1:0]  cfg_axi_wstrb    , 
    input                          cfg_axi_wlast    , 
    input  [AXI_USER_WIDTH-1:0]    cfg_axi_wuser    ,
    input                          cfg_axi_bready   , 
    output                         cfg_axi_bvalid   , 
    output [1:0]                   cfg_axi_bresp    , 
    output [AXI_ID_WIDTH-1:0]      cfg_axi_bid      , 
    output [AXI_USER_WIDTH-1:0]    cfg_axi_buser    , 
    // data bus 
    input                           axi_arready  , 
    output                          axi_arvalid  , 
    output   [ AXI_ADDR_WIDTH-1:0]  axi_araddr   , 
    output   [2:0]                  axi_arprot   , 
    output   [ AXI_ID_WIDTH-1:0]    axi_arid     , 
    output   [ AXI_USER_WIDTH-1:0]  axi_aruser   , 
    output   [7:0]                  axi_arlen    , 
    output   [2:0]                  axi_arsize   , 
    output   [1:0]                  axi_arburst  , 
    output                          axi_arlock   , 
    output   [3:0]                  axi_arcache  , 
    output   [3:0]                  axi_arqos    , 
    output                          axi_rready   , 
    input                           axi_rvalid   , 
    input   [1:0]                   axi_rresp    , 
    input   [AXI_DATA_WIDTH-1:0]    axi_rdata    , 
    input                           axi_rlast    , 
    input   [AXI_ID_WIDTH-1:0]      axi_rid      , 
    input   [AXI_USER_WIDTH-1:0]    axi_ruser    , 
    input                           axi_awready  , 
    output                          axi_awvalid  , 
    output  [AXI_ADDR_WIDTH-1:0]    axi_awaddr   , 
    output  [2:0]                   axi_awprot   , 
    output  [AXI_ID_WIDTH-1:0]      axi_awid     , 
    output  [AXI_USER_WIDTH-1:0]    axi_awuser   , 
    output  [7:0]                   axi_awlen    , 
    output  [2:0]                   axi_awsize   , 
    output  [1:0]                   axi_awburst  , 
    output                          axi_awlock   , 
    output  [3:0]                   axi_awcache  , 
    output  [3:0]                   axi_awqos    , 
    input                           axi_wready   , 
    output                          axi_wvalid   , 
    output  [AXI_DATA_WIDTH-1:0]    axi_wdata    , 
    output  [AXI_DATA_WIDTH/8-1:0]  axi_wstrb    , 
    output                          axi_wlast    , 
    output  [AXI_USER_WIDTH-1:0]    axi_wuser    ,
    output                          axi_bready   , 
    input                           axi_bvalid   , 
    input   [1:0]                   axi_bresp    , 
    input   [AXI_ID_WIDTH-1:0]      axi_bid      , 
    input   [AXI_USER_WIDTH-1:0]    axi_buser    
);

assign  cfg_axi_arready   = 'd1;
assign  cfg_axi_rvalid    = 'd0;
assign  cfg_axi_rresp     = 'd0;
assign  cfg_axi_rdata     = 'd0;
assign  cfg_axi_rlast     = 'd0;
assign  cfg_axi_rid       = 'd0;
assign  cfg_axi_ruser     = 'd0;
assign  cfg_axi_awready   = 'd0;
assign  cfg_axi_wready    = 'd1;
assign  cfg_axi_bvalid    = 'd0;
assign  cfg_axi_bresp     = 'd0;
assign  cfg_axi_bid       = 'd0;
assign  cfg_axi_buser     = 'd0;
assign  axi_arvalid       = 'd0;
assign  axi_araddr        = 'd0;
assign  axi_arprot        = 'd0;
assign  axi_arid          = 'd0;
assign  axi_aruser        = 'd0;
assign  axi_arlen         = 'd0;
assign  axi_arsize        = 'd0;
assign  axi_arburst       = 'd0;
assign  axi_arlock        = 'd0;
assign  axi_arcache       = 'd0;
assign  axi_arqos         = 'd0;
assign  axi_rready        = 'd1;
assign  axi_awvalid       = 'd0;
assign  axi_awaddr        = 'd0;
assign  axi_awprot        = 'd0;
assign  axi_awid          = 'd0;
assign  axi_awuser        = 'd0;
assign  axi_awlen         = 'd0;
assign  axi_awsize        = 'd0;
assign  axi_awburst       = 'd0;
assign  axi_awlock        = 'd0;
assign  axi_awcache       = 'd0;
assign  axi_awqos         = 'd0;
assign  axi_wvalid        = 'd0;
assign  axi_wdata         = 'd0;
assign  axi_wstrb         = 'd0;
assign  axi_wlast         = 'd0;
assign  axi_bready        = 'd1;
assign  axi_wuser         = 'd0; 
endmodule
